#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re PATENT APPLICATION of

Akira TAKAHASHI :

Serial No.: [NEW] : Attn: Applications Branch

Filed: July 16, 2003 : Attorney Docket No.: OKI.548

For: METHOD OF FABRICATING SEMICONDUCTOR DEVICE

## **CLAIM OF PRIORITY**

Honorable Assistant Commissioner for Patents and Trademarks, P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Applicant, in the above-identified application, hereby claims the priority date under the International Convention of the following Japanese application:

Appln. No. 2003-023452

filed January 31, 2003

as acknowledged in the Declaration of the subject application.

A certified copy of said application is being submitted herewith.

Respectfully submitted,

VOLENTINE FRANCOS, PLLC

Adam C. Volentine Registration No. 33,289

12200 Sunrise Valley Drive, Suite 150 Reston, Virginia 20191 Tel. (703) 715-0870 Fax. (703) 715-0877

Date: July 16, 2003

## 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 1月31日

出 願 番 号

Application Number:

特願 2003-023452

[ST.10/C]:

[ J P 2 0 0 3 - 0 2 3 4 5 2 ]

出 願 人
Applicant(s):

沖電気工業株式会社

2003年 5月30日

特 許 庁 長 官 Commissioner, Japan Patent Office 人司信一路

#### 特2003-023452

【書類名】 特許願

【整理番号】 MA001420

【提出日】 平成15年 1月31日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 21/302

H01L 21/308

【発明者】

【住所又は居所】 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会

社内

【氏名】 髙橋 陽

【特許出願人】

【識別番号】 000000295

【氏名又は名称】 沖電気工業株式会社

【代表者】 篠塚 勝正

【代理人】

【識別番号】 100083840

【弁理士】

【氏名又は名称】 前田 実

【選任した代理人】

【識別番号】 100116964

【弁理士】

【氏名又は名称】 山形 洋一

【手数料の表示】

【予納台帳番号】 007205

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

'【包括委任状番号】 9003703

【包括委任状番号】 0101807

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置の製造方法

【特許請求の範囲】

【請求項1】 半導体素子上に第1の層を形成する工程と、

前記第1の層上に、注入された不純物元素の種類及び濃度に応じてエッチング レートが変化する材料で構成された第2の層を形成する工程と、

前記第2の層に不純物元素を注入する工程と、

前記第2の層上に第3の層を形成する工程と、

前記第3の層に第1の開口部を形成する工程と、

前記第3の層をマスクとして前記第2の層をエッチングして、前記第2の層に 第2の開口部を形成する工程と、

少なくとも前記第2の層をマスクとして前記第1の層にコンタクトホールを形成する工程と

を有することを特徴とする半導体装置の製造方法。

【請求項2】 前記コンタクトホールを形成する工程において用いられる前記マスクが、前記第2の層及び前記第3の層の積層構造であることを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】 前記第2の層に不純物元素を注入する工程の後に、前記不純物元素を活性化させるアニール工程を有することを特徴とする請求項1又は2のいずれかに記載の半導体装置の製造方法。

【請求項4】 前記第3の層に第1の開口部を形成する工程おいて、同じ径を持つ前記第1の開口部が複数形成され、

前記第2の層に第2の開口部を形成する工程において、前記第2の開口部が複数形成され、

前記第1の層にコンタクトホールを形成する工程において形成される前記コンタクトホールが、大径のコンタクトホールと小径のコンタクトホールとを含む ことを特徴とする請求項1から3までのいずれかに記載の半導体装置の製造方法。

【請求項5】 前記第2の層に不純物元素を注入する工程において、前記第

2 の層の特定領域に前記不純物元素を注入し、前記特定領域以外の領域に前記不 純物元素を注入せず、

前記第3の層に第1の開口部を形成する工程において、複数の前記第1の開口部の内の少なくとも一つを前記第2の層の特定領域上に形成し、複数の前記第1の開口部の内の少なくとも一つを前記第2の層の特定領域以外の領域上に形成する

ことを特徴とする請求項4に記載の半導体装置の製造方法。

【請求項6】 前記第2の層に不純物元素を注入する工程が、前記第2の層の特定領域に第1の不純物元素を注入し、前記特定領域以外の領域に前記第1の不純物元素とは異なる第2の不純物元素を注入する工程であり、

前記第3の層に第1の開口部を形成する工程において、複数の前記第1の開口部の内の少なくとも一つを前記第2の層の特定領域上に形成し、複数の前記第1の開口部の内の少なくとも一つを前記第2の層の特定領域以外の領域上に形成する

ことを特徴とする請求項4に記載の半導体装置の製造方法。

【請求項7】 前記第2の層に不純物元素を注入する工程において、前記不 純物元素が前記第2の層の全域に注入されることを特徴とする請求項4に記載の 半導体装置の製造方法。

【請求項8】 前記第1の層が、層間絶縁膜であることを特徴とする請求項 1から7までのいずれかに記載の半導体装置の製造方法。

【請求項9】 前記第2の層が、ポリシリコン層であることを特徴とする請求項1から8までのいずれかに記載の半導体装置の製造方法。

【請求項10】 前記第2の層が、絶縁材料で構成されたことを特徴とする 請求項1から9までのいずれかに記載の半導体装置の製造方法。

【請求項11】 前記第3の層が、レジスト層であることを特徴とする請求項1から10までのいずれかに記載の半導体装置の製造方法。

【請求項12】 前記第3の層に第1の開口部を形成する工程が、フォトリソグラフィ技術を用いて実行されたことを特徴とする請求項1から11までのいずれかに記載の半導体装置の製造方法。

・【請求項13】 前記不純物元素が、V族元素又はIII族元素のいずれかであることを特徴とする請求項1から12までのいずれかに記載の半導体装置の製造方法。

【請求項14】 前記第1の不純物元素がV族元素であり、前記第2の不純物元素がIII族元素であることを特徴とする請求項6に記載の半導体装置の製造方法。

【請求項15】 前記半導体素子がゲート、ソース、及びドレインを有し、 前記大径のコンタクトホールを前記ゲート上に形成し、前記小径のコンタクト ホールを前記ソース上及び前記ドレインのそれぞれの上に形成したことを特徴と する請求項4に記載の半導体装置の製造方法。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置の製造方法に関し、特に、層間絶縁膜にコンタクトホールを形成する方法に関する。

[0002]

【従来の技術】

半導体装置には、動作の高速化及び低消費電力化のためデザインルールの一層の微細化が求められており、これに伴い、コンタクトホールの径の縮小も求められている。例えば、100nmノード世代のデバイスの場合には、最小で0.16μm程度までコンタクトホールの径を縮小することが求められている。

[0003]

一般に、コンタクトホールは、層間絶縁膜上にレジスト層を形成し、フォトリソグラフィ技術によりレジスト層に開口部を形成し、レジスト層をマスクとして層間絶縁膜をエッチングするという手順により形成される。しかし、コンタクトホールの径を縮小するために最小のデザインルールを用いてマスクを形成する場合には、高価な装置が必要となるため、デバイスの製造コストの増大を招く。そこで、レジスト層及び層間絶縁膜の開口部にサイドウォールを形成することによってコンタクトホールの径を縮小する方法が提案されている(例えば、特許文献

1参照)。

[0004]

【特許文献1】

特開平05-226278号公報(図1)

[0005]

【発明が解決しようとする課題】

しかしながら、サイドウォールを用いる上記方法は、レジスト層及び層間絶縁膜の複数の開口部の径をサイドウォールによって同じ値だけ縮小する方法であるので、同じ径の複数のコンタクトホールを同時に形成する場合に適しているが、異なる径の複数のコンタクトホールを同時に形成する場合には適さない。また、サイドウォールを用いる上記方法において、異なる径の複数のコンタクトホールを同時に形成するためには、レジスト層の各開口部の径を異なる値にしなければならないが、レジスト層の露光プロセスにおいてターゲットとした開口部の径と異なる値の径を持つ他の開口部に寸法不良が生じやすいという問題がある。

[0006]

本発明の目的は、コンタクトホールの径をマスク開口部の径と異なる値に高精度に調整することができる半導体装置の製造方法を提供することにある。

[0007]

また、本発明の他の目的は、半導体素子上の同じ層に異なる径の複数のコンタクトホールを同じエッチングプロセスにより形成することができる半導体装置の 製造方法を提供することにある。

[0008]

【課題を解決するための手段】

本発明に係る半導体装置の製造方法は、半導体素子上に第1の層を形成する工程と、第1の層上に、注入された不純物元素の種類及び濃度に応じてエッチングレートが変化する材料で構成された第2の層を形成する工程と、第2の層に不純物元素を注入する工程とを有している。本発明に係る半導体装置の製造方法は、さらに、第2の層上に第3の層を形成する工程と、第3の層に第1の開口部を形成する工程と、第3の層をマスクとして第2の層をエッチングして、第2の層に

第2の開口部を形成する工程と、少なくとも第2の層をマスクとして第1の層に コンタクトホールを形成する工程とを有している。

[0009]

【発明の実施の形態】

#### <第1の実施形態>

図1 (a) ~ (e) は、本発明の第1の実施形態に係る半導体装置の製造方法の各プロセスを概略的に示す断面図である。図1 (a) ~ (e) に基づいて、第1の実施形態に係る半導体装置の製造方法を説明する。

[0010]

先ず、図1(a)に示されるように、シリコン基板1及びゲート2を備えた半導体素子3上に、例えば、CVD法等により層間絶縁膜4及びポリシリコン層5を順に形成する。半導体素子3は、ソース及びドレイン等のアクティブ領域(能動領域)を有する。ここで、半導体素子3の構造は、図示の構造に限定されない。また、層間絶縁膜4は、例えば、酸化シリコン又は窒化シリコン等で形成される。また、ポリシリコン層5は、インプラントされた不純物元素の種類(インプラント種)及び濃度(インプラント濃度)に応じてエッチングレートが変化する性質を持つ。

[0011]

次に、図1(b)に示されるように、ポリシリコン層5上に第1のレジスト層6を塗布し、フォトリソグラフィ技術を用いて第1のレジスト層6をパターニングし、ゲート2上を含む特定領域7のポリシリコン層5を露出させ、特定領域以外の領域8上に第1のレジスト層6を残す。次に、ポリシリコン層5の特定領域7にV族元素(不純物元素)、例えば、As(ヒ素)又はP(リン)等をインプラントする(即ち、注入する)。その後、第1のレジスト層6を除去し、インプラントする(即ち、注入する)。その後、第1のレジスト層6を除去し、インプラントする(即ち、注入する)。その後、第1のレジスト層6を除去し、インプラントするの特定領域7にV族元素等をインプラントするプロセスに代えて、特定領域以外の領域8にIII族元素をインプラントするプロセスを行ってもよい。

[0012]

次に、図1 (c)に示されるように、ポリシリコン層5上に第2のレジスト層9を塗布し、フォトリソグラフィ技術を用いて第2のレジスト層9をパターニングし、特定領域7に開口部10を、特定領域以外の領域8に開口部11を形成する。第1の実施形態においては、開口部10及び11は同じ径を持つように形成する。このことは、開口部10及び11の径を異なる大きさに形成することを禁止するものではなく、開口部10及び11の径を同じ大きさに形成しても、ポリシリコン層5の開口部12及び13を異なる大きさに形成でき、その結果コンタクトホールの径を異なる大きさに形成できるということである。なお、特定領域7及び特定領域以外の領域8の形状及び範囲、並びに、開口部10及び11の数及び配置は、シリコン基板1に形成された回路の形状や層間絶縁膜4に形成すべきコンタクトホールの数及び配置等の各種条件に基づいて決定すればよい。

### [0013]

次に、図1(d)に示されるように、第2のレジスト層9をマスクとして、ポ リシリコン層5をエッチングする。エッチングガスとしては、例えば、HBrと  $O_2$ の混合ガス、 $O_2$ とHBrとHeの混合ガス等を用いる。エッチングガスの 成分としては、 $O_2$ 、HBr、Heの他に、 $C1_2$ や $CF_4$ 等を含めることがで きる。ポリシリコンは、V族元素のインプラントによりエッチングレートが高く なり、III族元素のインプラントによりエッチングレートが低くなる性質を持つ 。このため、同じエッチングプロセスによってポリシリコン層5の開口部12及 び13を形成する場合には、図1(d)に示されるように、第2のレジスト層9 の開口部11の真下に形成されたポリシリコン層5の開口部13 (図1 (d) に おいて下側を小径とするテーパー状に描かれている)の径(層間絶縁膜4に接す る箇所における径)を、第2のレジスト層9の開口部10の真下に形成されたポ リシリコン層5の開口部12(図1(d)において一定の径を持つ柱状に描かれ ている)の径(層間絶縁膜4に接する箇所における径)より小径にすることがで きる。また、特定領域7においてポリシリコン層5にインプラントされる不純物 元素の種類及び濃度を変えることにより、特定領域7においてポリシリコン層5 に形成される開口部12の形成時間(エッチング終点検出までの時間)を短縮す れば、特定領域以外の領域8においてポリシリコン層5に形成される開口部13

の径を縮小できる。逆に、特定領域7においてポリシリコン層5にインプラントされる不純物元素の種類及び濃度を変えることにより、特定領域7においてポリシリコン層5に形成される開口部12の形成時間を長くすれば、特定領域以外の領域8においてポリシリコン層5に形成される開口部13の径を増加させることができる。

#### [0014]

次に、図1 (e)に示されるように、ポリシリコン層 5 及び第2のレジスト層 9 をマスクとして層間絶縁膜4 をエッチングして、特定領域7におけるポリシリコン層 5 の開口部12の下に大径のコンタクトホール14を、特定領域以外の領域8におけるポリシリコン層 5 の開口部13の下に小径のコンタクトホール15 を形成する。なお、第2のレジスト層9を除去し、ポリシリコン層 5 のみをマスクとすることもできる。大径のコンタクトホール14は、ゲート2上に形成される。小径のコンタクトホール15は、例えば、ソース及びドレインを含むアクティブ領域上に形成される。その後、コンタクトホール14,15内を含む領域に金属配線層(図示せず)を形成する。

## [0015]

以上に説明したように、第1の実施形態の製造方法によれば、ポリシリコン層 5にインプラントされる不純物元素の種類及び濃度を調整し、ポリシリコン層 5に異なる値の径を持つ開口部12及び13を形成することにより、コンタクトホール径を髙精度に調整することができる。また、第1の実施形態の製造方法によれば、層間絶縁膜4に異なる径の複数のコンタクトホール14及び15を同じエッチングプロセスにより形成することができる。

## [0016]

また、第1の実施形態の製造方法におけるように、大径のコンタクトホール14をゲート2上に、小径のコンタクトホール15をソース及びドレイン上に形成する場合には、チップ面積の縮小に最も有効なソース/ドレイン領域を著しく縮小することができるという利点がある。さらに、設計上及び構造上大径化が可能なゲート2上のコンタクトホール14については、コンタクトホール径の縮小(コンタクトホール内電極の径)の2乗(又はコンタクトホール内電極の断面積)

に反比例して増加する抵抗値を低くするできるという利点がある。

[0017]

次に、ポリシリコン層にインプラントされる不純物元素の種類及び濃度が、ポーリシリコン層のエッチングレートに与える影響を説明する。ポリシリコン層に不 純物元素を全面インプラントした場合のエッチングレートの測定結果を以下の表 1に示す。

[0018]

## 【表1】

不鈍物の種類及び濃度(c m <sup>-2</sup> )	終点検出時間(sec)		
P+(リン) 5.0E15	3 5		
インプラント無し	4 5		
B+(ポロン) 5.0E15	5 5		

[0019]

表1に示されるように、ポリシリコン層にP(リン)を5.0×10<sup>15</sup>cm<sup>-2</sup>(表では「5.0E15」と表記する。)インプラントした場合にはポリシリコン層のエッチング終点検出は35secで行われ、ポリシリコン層に不純物元素をインプラントしなかった場合にはポリシリコン層のエッチング終点検出は45secで行われ、ポリシリコン層にB(ボロン)を5.0×10<sup>15</sup>cm<sup>-2</sup>インプラントした場合にはポリシリコン層のエッチング終点検出は55secで行われた。ポリシリコン層は、P(リン)等のV族元素をインプラントした場合にはエッチングレートが高くなり、B(ボロン)等のIII族元素をインプラントした場合にはエッチングレートが低くなる性質を持つが、表1の測定結果は、この性質を裏付けるものである。

[0020]

また、ポリシリコン層にインプラントされる不純物元素の種類及び濃度が、ポリシリコン層のエッチングレートに与える影響は、本発明の製造プロセスと共通する製造プロセスを含むCMOSデバイスにおけるデュアルゲート加工に際して測定されたデータからも説明できる。デュアルゲート加工とは、ポリシリコンゲート加工前に予めNチャネル領域にはAs(ヒ素)やP(リン)等のV族元素をインプラントし、Pチャネル領域にはB(ボロン)等のIII族元素をインプラン

トし、その後、インプラント種の異なるポリシリコン層を同時にゲート加工する手法である。表 2 にデュアルゲート加工により形成されたゲート構造の寸法測定結果を示す。なお、デュアルゲート加工におけるエッチング条件は、メインステップにおいて、HB r 流量100 s c c m (立方センチメートル毎分: Standard Cubic Centimeters per Minute)、O 2 流量3 s c c m、エッチング装置の上部電極印加電力250W、エッチング装置の下部電極印加電力30W、エッチング装置内の気圧8 m T o r r、エッチング装置内の温度60℃であり、エッチング終点検出によりエッチング処理を終了する。また、オーバーエッチングステップにおけるエッチング条件は、O 2 流量2 s c c m、HB r 流量100 s c c m、He 流量100 s c c m、エッチング装置の上部電極印加電力250W、エッチング装置の下部電極印加電力50W、エッチング装置内の気圧60mTorr、エッチング装置内の気圧60mTorr、エッチング装置内の温度60℃、エッチング時間60秒である。

[0021]

## 【表2】

Nチャネル領域		Pチャネル領域		Nチャネル領域及び Pチャネル領域の差	
不純物濃度 D N (c m <sup>-2</sup> )	ゲート寸法 L N (μm)	不純物濃度 DP (cm <sup>-2</sup> )	ゲート寸法 L P (μm)	不純物濃度差 DN-(-DP) (cm <sup>-2</sup> )	ゲート寸法差 LP-LN (μm)
5E15	0. 130	5E15	0.167	10E15	0.037
5E15	0, 130	2 E 1 5	0, 161	7E15	0.031
5E15	0, 130	インプラント 無し	0.156	5 E 1 5	0.026
2 E 1 5	0. 130	インプラント 無し	0. 141	2 E 1 5	0. 011
インプラント 無し	0.130	インプラント 無し	0. 132	0	0.002

[0022]

なお、図 2 は、N チャネル領域においてポリシリコン層にインプラントされた不純物元素の濃度 D N  $\{cm^{-2}\}$  とポリシリコン層のエッチングにより形成されたゲート 2 1 (図 4 に示す)の寸法 L N  $\{\mum\}$  との関係、及び P チャネル領域においてポリシリコン層にインプラントされた不純物元素の濃度 D P  $\{cm^{-2}\}$  とポリシリコン層のエッチングにより形成されたゲート 2 2 (図 4 に示す)

の寸法LP  $[\mu m]$  との関係のグラフを示す。また、図 3 は、N チャネル領域及び P チャネル領域の不純物濃度差 D N - (-D P) とゲート寸法差 L P - L N  $[\mu m]$  との関係のグラフを示す。また、図 4 は、デュアルゲート加工に際して N チャネル領域に形成されるゲート 2 1 とを概略的に示す断面図である。

[0023]

表2及び図2乃至図4から、ポリシリコン層のエッチングレートは、インプラントされる不純物元素の種類及び濃度に応じて変化することがわかる。また、表2及び図2乃至図4に示される結果は、ポリシリコン層にP(リン)等のV族元素をインプラントした場合にはエッチングレートが高くなり、B(ボロン)等のIII族元素をインプラントした場合にはエッチングレートが低くなる性質を裏付けるものである。

[0024]

## <第2の実施形態>

図5(a)~(f)は、本発明の第2の実施形態に係る半導体装置の製造方法の各プロセスを概略的に示す断面図である。図5(a)~(f)において、図1(a)~(e)に示される構成と同一又は対応する構成には同じ符号を付す。図5(a)~(f)に基づいて、第2の実施形態に係る半導体装置の製造方法を説明する。

[0025]

先ず、図5(a)に示されるように、シリコン基板1及びゲート2を備えた半 導体素子3上に、層間絶縁膜4及びポリシリコン層5を順に形成する。

[0026]

次に、図5(b)に示されるように、ポリシリコン層5上に第1のレジスト層36aを塗布し、フォトリソグラフィ技術を用いて第1のレジスト層36aをパターニングし、ゲート2上を含む特定領域37のポリシリコン層5を露出させ、特定領域以外の領域38上に第1のレジスト層36aを残す。次に、ポリシリコン層5の特定領域37にV族元素(不純物元素)、例えば、As(ヒ素)又はP(リン)等をインプラントする。その後、第1のレジスト層36aを除去する。

## [0027]

次に、図5(c)に示されるように、ポリシリコン層5上に第2のレジスト層36bを塗布し、フォトリソグラフィ技術を用いて第2のレジスト層36bをパターニングし、特定領域以外の領域38のポリシリコン層5を露出させ、特定領域37上に第2のレジスト層36bを残す。次に、ポリシリコン層5の特定領域以外の領域38にIII族元素(不純物元素)、例えば、B(ボロン)等をインプラントする。その後、第2のレジスト層36bを除去し、インプラントされた不純物元素を活性化させるため、1000℃程度でアニールする。

#### [0028]

次に、図5(d)に示されるように、ポリシリコン層5上に第3のレジスト層39を塗布し、フォトリソグラフィ技術を用いて第3のレジスト層39をパターニングし、特定領域37に開口部40を、特定領域以外の領域38に開口部41を形成する。開口部40及び41は同じ径を持つ。特定領域37及び特定領域以外の領域38の形状及び範囲、開口部40及び41の数及び配置は、シリコン基板1に形成された回路の形状、層間絶縁膜4に形成すべきコンタクトホールの数及び配置等の各種条件に基づいて決定すればよい。

#### [0029]

次に、図5 (e)に示されるように、第3のレジスト層39をマスクとして、ポリシリコン層5をエッチングする。エッチングガス等のエッチング条件は、第1の実施形態の場合と同じである。ポリシリコンは、V族元素のインプラントによりエッチングレートが高くなり、III族元素のインプラントによりエッチングレートが低くなる性質を持つ。このため、同じエッチングプロセスによってポリシリコン層5の開口部42及び43を形成する場合には、第3のレジスト層39の開口部41の真下に形成されたポリシリコン層5の開口部43(図5(e)において下側を小径とするテーパー状に描かれている)の径(層間絶縁膜4に接する箇所における径)を、第3のレジスト層39の開口部40の真下に形成されたポリシリコン層5の開口部42(図5(e)において一定の径を持つ柱状に描かれている)の径(層間絶縁膜4に接する箇所における径)より小径にすることができる。また、特定領域37においてポリシリコン層5にインプラントされる不

純物元素の濃度及び特定領域以外の領域38においてポリシリコン層5にインプラントされる不純物元素の濃度を変更することにより、特定領域37においてポリシリコン層5に形成される開口部42の径と、特定領域以外の領域38においてポリシリコン層5に形成される開口部43の径との比率を自由に調節できる。

[0030]

次に、図5(f)に示されるように、ポリシリコン層5及び第3のレジスト層39をマスクとして層間絶縁膜4をエッチングして、大径のコンタクトホール44及び小径のコンタクトホール45を形成する。なお、第3のレジスト層39を除去し、ポリシリコン層5をマスクとして用いることもできる。大径のコンタクトホール44は、ゲート2上に形成されている。小径のコンタクトホール45は、例えば、ソース及びドレインを含むアクティブ領域上に形成される。その後、コンタクトホール44,45内を含む領域に金属配線層(図示せず)を形成する

#### [0031]

以上に説明したように、第2の実施形態の製造方法によれば、ポリシリコン層 5にインプラントされる不純物元素の種類及び濃度を調整し、ポリシリコン層 5 に異なる値の径を持つ開口部42及び43を形成することにより、コンタクトホール径を高精度に調整することができる。また、第2の実施形態の製造方法によれば、層間絶縁膜4に異なる径の複数のコンタクトホール44及び45を同じエッチングプロセスにより形成することができる。

## [0032]

また、第2の実施形態の製造方法によれば、特定領域37とそれ以外の領域38の不純物濃度差を大きすることができるので、コンタクトホール径の寸法差を大きくすることができる。なお、特定領域37又は特定領域以外の領域38の一方の不純物濃度を10の16乗~17乗程度まで大きくした場合には、Nチャンネル領域におけるサイドエッチの発生やPチャネル領域における過剰テーパによる未開口の発生が懸念される。V族元素及びIII族元素をポリシリコン層5の異なる領域にインプラントする第2の実施形態の製造方法によれば、V族元素のインプラントによるエッチングレートの低下とIII族元素のインプラントによるエ

ッチングレートの上昇の両方を利用しているので、特定領域にのみ不純物をインプラントする場合に比べて、低い不純物濃度によってコンタクトホール径の寸法差を大きくすることができる。このため、Nチャンネル領域におけるサイドエッチの発生やPチャネル領域における過剰テーパによる未開口の発生を抑制できる

[0033]

さらに、第2の実施形態の製造方法において、領域37及び38以外に、インプラント無しの領域を追加して設けることによって、さらに異なる径のコンタクトホールを形成することができる。また、不純物元素の濃度を2段階以上に変えることによって、コンタクトホール径の種類をさらに増やすこともできる。

[0034]

#### <第3の実施形態>

図6(a)~(e)は、本発明の第3の実施形態に係る半導体装置の製造方法の各プロセスを概略的に示す断面図である。図6(a)~(e)において、図1(a)~(e)に示される構成と同一又は対応する構成には同じ符号を付す。図6(a)~(e)に基づいて、第3の実施形態に係る半導体装置の製造方法を説明する。

[0035]

先ず、図6(a)に示されるように、シリコン基板1及びゲート2を備えた半 導体素子3上に、層間絶縁膜4及びポリシリコン層5を順に形成する。

[0036]

次に、図 6 (b) に示されるように、ポリシリコン層 5 の全域に B (ボロン) 等の III 族元素をインプラントする。その後、インプラントされた不純物元素を活性化させるため、1000 で程度でアニールする。

[0037]

次に、図6(c)に示されるように、ポリシリコン層5上にレジスト層59を塗布し、フォトリソグラフィ技術を用いてレジスト層59をパターニングし、開口部60及び61を形成する。開口部60及び61は同じ径を持つ。また、開口部60及び61の数及び配置は、シリコン基板1に形成された回路の形状、層間

絶縁膜4に形成すべきコンタクトホールの数及び配置等の各種条件に基づいて決 定すればよい。

[0038]

次に、図6(d)に示されるように、レジスト層69をマスクとして、ポリシリコン層5をエッチングする。エッチングガス等のエッチング条件は、第1の実施形態の場合と同じである。ポリシリコンは、III族元素のインプラントによりエッチングレートが低くなる性質を持つので、ポリシリコン層5にレジスト層59の開口部60及び61よりも径の小さい開口部62及び63(図6(d)において下側を小径とするテーパー状に描かれている)を形成することができる。また、ポリシリコン層5にインプラントされる不純物元素の濃度を変えることにより、ポリシリコン層5に形成される開口部62及び63の径を連続的に調節できる。

[0039]

次に、図6(e)に示されるように、ポリシリコン層5及びレジスト層59をマスクとして層間絶縁膜4をエッチングして、コンタクトホール64及び65を形成する。コンタクトホール64は、ゲート2上に形成されている。コンタクトホール65は、例えば、ソース及びドレインを含むアクティブ領域上に形成される。その後、コンタクトホール64,65内を含む領域に金属配線層(図示せず)を形成する。

[0040]

以上に説明したように、第3の実施形態の製造方法によれば、マスクとしてのレジスト層59の開口部60及び61の径と異なる値にコンタクトホール64及び65の径を高精度に調整することができる。また、インプラント濃度を変えることによって、ポリシリコン層5のエッチングレートが変化し、そのエッチング形状が異なるため、レジスト層59の開口部60及び61のやエッチング条件を変更させることなく、エッチング時間のみを固定することによって、コンタクトホール径をインプラント濃度によって制御することができる。このため、コンタクト抵抗等の精度を向上させることができる。

[0041]

#### <変形例>

なお、上記第1乃至第3の実施形態においては、不純物元素のインプラントによってエッチングレートを調整できる材料としてポリシリコンを用いた場合を説明したが、ポリシリコンに代えて、注入された不純物元素の種類及び濃度に応じてエッチングレートが変化する性質を持つ他の絶縁材料(酸化シリコン、窒化シリコン、SiOC、SiOCH<sub>3</sub>、SiOF等)を用いることも可能である。

[0042]

また、上記第1乃至第3の実施形態においては、MOS型トランジスタのゲート上又はアクティブ領域上の層間絶縁膜4にコンタクトホールを形成する方法を説明したが、本発明の製造方法によるコンタクトホールの形成位置はこれらの位置に限定されない。

[0043]

また、上記第1乃至第3の実施形態においては、層間絶縁膜が単一の層である場合を説明したが、層間絶縁膜は多層構造であってもよい。

[0044]

また、上記第1乃至第3の実施形態(図1(d)、図5(e)、図6(d)等)においては、ポリシリコン層5に形成される開口部13,43,62,63の形状を層間絶縁膜4側を小径としたテーパー状に描いているが、エッチング処理の条件を変化させた場合、例えば、メインステップとオーバーエッチングステップを含む場合には、図7に示されるように、メインステップによるエッチング部分71(柱状部分)とオーバーエッチングステップによるエッチング部分72(

[0045]

【発明の効果】

以上に説明したように、本発明によれば、第2の層にインプラントされる不純物元素の種類及び濃度を調整することにより、第3の層の開口部の径と異なる値にコンタクトホールの径を高精度に調整することができるという効果がある。

[0046]

また、本発明によれば、同じ層に異なる径の複数のコンタクトホールを同じエ

ッチングプロセスにより形成することができるという効果がある。

#### 【図面の簡単な説明】

- 【図1】 (a)~(e)は、本発明の第1の実施形態に係る半導体装置の 製造方法の各プロセスを概略的に示す断面図である。
- 【図2】 Nチャネル領域及びPチャネル領域のそれぞれにおいてゲートを構成するポリシリコン層にインプラントされた不純物元素の濃度とポリシリコン層のエッチングにより形成されたゲートの寸法との関係のグラフを示す。
  - 【図3】 不純物濃度差とゲート寸法差との関係のグラフを示す。
- 【図4】 デュアルゲート加工に際してNチャネル領域に形成されるゲートとPチャネル領域に形成されるゲートとを概略的に示す断面図である。
- 【図5】 (a)~(f)は、本発明の第2の実施形態に係る半導体装置の 製造方法の各プロセスを概略的に示す断面図である。
- 【図6】 (a)~(e)は、本発明の第3の実施形態に係る半導体装置の 製造方法の各プロセスを概略的に示す断面図である。
  - 【図7】 ポリシリコン層の開口部の他の例を概略的に示す断面図である。


## 【符号の説明】


- 1 シリコン基板、
- 2 ゲート、
- 3 半導体素子、
- 4 層間絶縁膜、
- 5 ポリシリコン層、
- 6 第1のレジスト層、
- 7.37 特定領域、
- 8,38 特定領域以外の領域、
- 9 第2のレジスト層、
- 10,40,60 ゲート上のレジスト層の開口部、
- 11,41,61 アクティブ領域上のレジスト層の開口部、
- 12,42,62 ゲート上のポリシリコン層の開口部、
- 13, 43, 63 アクティブ領域上のポリシリコン層の開口部、

## 特2003-023452

- 14,44,64 ゲート上のコンタクトホール、
  - 15, 45, 65 アクティブ領域上のコンタクトホール、
  - 36a 第1のレジスト層、
  - 37b 第2のレジスト層、
  - 39 第3のレジスト層、
  - 59 レジスト層。


. .






第1の実施形態


## ·【図2】




## 【図3】



【図4】




## ·【図5】




第2の実施形態

# ·【図6】



第3の実施形態

# ·【図7】



【書類名】 要約書

【要約】

【課題】 コンタクトホールの径をマスク開口部の径と異なる値に髙精度に調整する。また、半導体素子上の層に異なる径の複数のコンタクトホールを同じエッチングプロセスにより形成する。

【解決手段】 半導体素子3上に層間絶縁膜4を形成する工程と、その上にポリシリコン層5を形成する工程と、ポリシリコン層5の特定領域7に不純物元素を注入する工程と、ポリシリコン層5上に第2のレジスト層9を形成する工程と、第2のレジスト層9に同じ値の径を持つ開口部10,11を形成する工程と、第2のレジスト層9をマスクとしてポリシリコン層5をエッチングして特定領域7の開口部12と特定領域以外の領域8の開口部13を形成する工程と、ポリシリコン層5及び第2のレジスト層9をマスクとして層間絶縁膜4に大径のコンタクトホール14と小径のコンタクトホール15を形成する工程とを有する。

【選択図】 図1



## 出願人履歴情報

識別番号

[000000295]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

東京都港区虎ノ門1丁目7番12号

氏 名

沖電気工業株式会社